# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-053224

(43)Date of publication of application: 26.02,1999

(51)Int.Cl.

G06F 11/30

(21)Application number: 09-204625

(71)Applicant: DENSO CORP

(22)Date of filing:

30.07.1997


(72)Inventor: AZUMA HIDEJI

## (54) WATCH DOG TIMER AND MICROCOMPUTER

## (57)Abstract:

PROBLEM TO BE SOLVED: To easily provide debug of program development by simply permitting the operation and stop of a watch dog timer without performing troublesome connection.

SOLUTION: A CPU 2 is connected through a ROM 3, a RAM 4, a peripheral circuit 5, a watch dog timer 6 and a system bus and writes a count initial value to the timer 6 in every prescribed cycle, operating according to a program stored in the ROM 3. The timer 6 reduces a count value one by one in every prescribe cycle when the count initial value is written from the CPU 2 and outputs a borrow signal to the CPU 2 when the value becomes zero. The CPU 2 accesses a CE generation circuit 9 of the timer 6 when it stops the timer 6 at the time of emulation. Because the circuit 9 outputs a CE signal with that, the counter function of a down counter 10 is stopped.



(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-53224

(43)公開日 平成11年(1999)2月26日

(51) Int.Cl.<sup>6</sup>

G06F 11/30

識別記号

310

FΙ

G06F 11/30

310B

審査請求 未請求 請求項の数5 OL (全8頁)

(21)出願番号

特願平9-204625

(22)出願日

平成9年(1997)7月30日

(71)出願人 000004260

株式会社デンソー

愛知県刈谷市昭和町1丁目1番地

(72)発明者 我妻 秀治

愛知県刈谷市昭和町1丁目1番地 株式会

社デンソー内


(74)代理人 弁理士 佐藤 強

## (54) 【発明の名称】 ウォッチドッグタイマ及びマイクロコンピュータ

## (57)【要約】

【課題】 面倒な接続を行うことなく簡単にウォッチドッグタイマの動作・停止可能としてプログラム開発のデバッグを容易に実現できるようにする。

【解決手段】 CPU2は、ROM3、RAM4、周辺回路5及びウオッチドッグタイマ6とシステムバスを通じて接続されており、ROM3に記憶されたプログラムにしたがって動作することにより所定周期毎にウォッチドッグタイマ6は、CPU2からカウント初期値が書込む、アクタイマ6は、CPU2からカウント値を1ずつ減数し、その値が0となったときはCPU2へボロー信号を出力する。CPU2は、エミュレーション時にウォッチドッグタイマ6を停止するときは、ウォッチドッグタイマ6を停止するときは、ウォッチドッグタイマ6を停止するときは、ウォッチドッグタイマ6を停止するときは、ウカッチドッグタイマ6を停止するときは、ウカッチドッグタイマ6を停止する。これにより、CE発生回路9はCE信号を出力するので、ダウンカウンタ10のカウント機能が停止する。



### 【特許請求の範囲】

【請求項1】 CPUからアクセスされる毎に初期値或いは任意の設定値からカウント動作を実行するように設けられ、限度値までのカウント動作が終了したときは上記CPUへ異常信号を出力すると共に停止指令を受けた状態でカウント動作を停止するカウント手段と、

1

前記CPUにより第1のアクセス条件でアクセスされたときは前記カウント手段へ停止指令を出力すると共に第2のアクセス条件でアクセスされたときは停止指令の出力を停止する停止指令出力手段とを備えたことを特徴と10するウォッチドッグタイマ。

【請求項2】 前記停止指令出力手段は、前記CPUにより自己のアドレスに対して第1のデータの書込み動作が行われたときに停止指令を出力すると共に第2のデータの書込み動作が行われたときに停止指令の出力を停止することを特徴とする請求項1記載のウォッチドッグタイマ

【請求項3】 外部からの指令に応じて前記停止指令出力手段による停止指令の出力状態を出力する出力状態出力手段を備えたことを特徴とする請求項1または2記載 20のウォッチドッグタイマ。

【請求項4】 外部からの指令に応じて前記カウント手段のカウント値を出力するカウント値出力手段を備えたことを特徴とする請求項1乃至3の何れかに記載のウォッチドッグタイマ。

【請求項5】 請求項1乃至4の何れかのウォッチドッグタイマを備えたことを特徴とするマイクロコンピュータ。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CPUが暴走したときに当該CPUをリセットしたり或いは割込みをかけるためのウォッチドッグタイマ及び斯様なウォッチドッグタイマを備えたマイクロコンピュータに関する。

[0002]

【従来の技術】従来より、ウォッチドッグタイマとして、特開平3-194628号公報のものが提案されている。このものは、エミュレーション時に、特別に設けられた外部端子の信号レベルをハイレベルとすることによりウオッチドッグタイマを停止するように構成されており、その外部端子に切替えのための信号を与えるだけで済むので、デバッグ等も容易になる。

[0003]

【発明が解決しようとする課題】しかしながら、上記構成のものでは、ウォッチドッグタイマを停止させるための信号を当該ウォッチドッグタイマの外部端子に与えなければならず、その接続が極めて面倒であった。

【0004】本発明は上記事情に鑑みてなされたもので、その目的は、面倒な接続を行うことなく簡単に機能検査を行うことができるウォッチドッグタイマ及び斯様 50

なウォッチドッグタイマを備えたマイクロコンピュータ を提供することにある。

[0005]

【課題を解決するための手段】請求項1の発明によれば、CPUが正常に動作しているときは、CPUは、ウォッチドッグタイマに所定周期毎にアクセスするので、カウント手段は、カウント動作を繰返して実行する。この場合、ウォッチドッグタイマのカウント値が限度値となることはない。

【0006】そして、CPUが暴走したときは、CPUはウォッチドッグタイマにアクセスしなくなるので、カウント手段のカウント値が限度値となる。これにより、カウント手段は異常信号をCPUへ出力するので、CPUはリセットされたり或いは割込みをかけられることにより暴走状態が停止する。

【0007】さて、エミュレーション時においてウォッチドッグタイマの動作を検査するためにカウント手段のカウント動作を一時停止するときは、CPUによるエミュレーションプログラムの実行により停止指令発生手段に対して第1のアクセス条件でアクセスする。

【0008】すると、停止指令発生手段は、カウント手段へ停止指令を出力するので、カウント手段はカウント動作を停止する。この状態でウォッチドッグタイマを動作状態を検査する。

【0009】また、カウント手段のカウント動作を再開するときは、停止指令発生手段に対してCPUにより第2のアクセス条件でアクセスする。すると、停止指令発生手段は、カウント手段に対する停止指令の出力を停止する。これにより、カウント手段がカウント動作を再開30 するようになる。

【0010】従って、CPUによるエミュレーションプログラムの実行により任意のタイミングでウォッチドッグタイマを停止したり、再動作させたりすることができるので、ウォッチドッグタイマに配線を接続することなくプログラム開発のデバッグ作業ができる。

【0011】請求項2の発明によれば、カウント手段のカウント動作を停止するときは、CPUにより停止指令発生手段に対して第1のデータの書込みを行う。すると、停止指令発生手段は、CPUにより第1のデータの書込み動作が行われたときは、カウント手段へ停止指令を出力する。これにより、カウント手段はカウント動作を停止するようになる。

【0012】また、カウント手段のカウント動作を再開するときは、CPUにより停止指令発生手段に対して第2のデータの書込みを行う。すると、停止指令発生手段は、CPUにより第2のデータの書込みが行われたときは、カウント手段への停止指令の出力を停止する。これにより、カウント手段は、カウント動作を再開するようになる。

D 【0013】従って、CPUにより停止指令発生手段に

30

3

対してデータの書込み動作を実行するだけで、ウォッチドッグタイマを任意のタイミングで停止したり、再動作させたりすることができる。

【0014】請求項3の発明によれば、停止指令出力手段による停止指令の出力状態を確認するときは、外部から出力状態出力手段へ指令を与える。すると、出力状態出力手段は、停止指令発生手段による停止指令の出力状態を出力するので、その出力により停止指令の出力状態を確認することができる。

【0015】請求項4の発明によれば、カウント手段の 10 カウント値を確認したいときは、外部からカウント値出 力手段に指令を与える。すると、カウント値出力手段 は、カウント手段のカウント値を出力するので、その出力によりカウント手段のカウント値を確認することができる。

### [0016]

【発明の実施の形態】以下、本発明の一実施例を図面を タバスDE 参照して説明する。図1はワンチップマイクロコンピュ 端子に直接 ボータの概略構成を示すと共に、ワンチップマイクロコン ピュータが有するウォッチドッグタイマの電気的構成を 20 れている。この図1において、ワンチップマイクロコンピュータ1は、CPU2、プログラムが記憶されたR OM3、ワーキングデータ記憶用のRAM4及び周辺回路5に加えてウォッチドッグタイマ6を備えて構成され バイレベル ている。 はアンドロ

【0017】CPU2とROM3、RAM4、周辺回路 5及びウォッチドッグタイマ6とはアドレスバス7及び データバス8などのシステムバスを通じて接続されてお り、CPU1とそれらの間でシステムバスを通じてデー タの授受が行われるようになっている。

【0018】ウォッチドッグタイマ6は、カウントイネーブル発生回路9(停止指令出力手段に相当し、以下、CE発生回路と称する)、ダウンカウンタ10(カウント手段に相当)及び制御回路11を主体として構成されている。

【0019】CE発生回路9において、ラッチ回路12のデータ入力端子Dにはデータバス8のDB0(データバスのビット0)が接続されており、クロック端子CがハイレベルとなったタイミングでデータバスDB0のビットパターンがラッチ回路12に記憶されて出力端子Q40から出力される。

【0020】ラッチ回路12のリセット端子Rには電源投入時にシステムリセット信号が入力されるようになっており、システムスタート時においてはラッチ回路12の出力端子Qの出力レベルはローレベルとなっている。【0021】ラッチ回路12のクロック端子Cにはアンド回路13の出力端子が接続されている。このアンド回路13の入力端子にはアドレスバスデコーダ14(以下、Aバスデコーダと称する)、データバスキーパターンデューダ15(以下、Bバスデューダ

称する)が接続されていると共に、CPU2からのライト信号IWRE、CPU駆動用のクロック信号CK1が入力するように接続されている。

【0022】Aバスデコーダ14はアドレスバス7のビットパターンが所定パターンとなったことを検出するためのもので、例えばCE発生回路9に予め設定されたアドレスが [041C] hだとすると、アドレスデータが [041C] hとなった状態でハイレベル信号を出力する。Dバスキーパターンデコーダ15はデータバス8のビットパターンが所定パターンとなったことを検出するためのものである。

【0023】図2はDバスキーパターンデコーダ150 具体的回路を示している。この図2において、データバスDB5(ビット5)~DB1(ビット1)が所定のキーパターンとなったときにアンド回路13からの出力がハイレベルとなるように構成されている。つまり、データバスDB1,DB3,DB5はアンド回路160入力端子に直接接続され、データバスDB2,DB4はインバータ17を介してアンド回路160入力端子に接続されている。

【0024】従って、このような接続関係にあっては、 DB5~DB1のビットパターンが [10101] bと なったときのみアンド回路16のアンド条件が成立して ハイレベル信号を出力し、これ以外のビットパターンで はアンド回路16からハイレベル信号を出力することは ない。

【0025】以上の構成により、CE発生回路9は、アドレスバス7のビットパターンが [041C] hで且つデータバス8のDB5~DB0のビットパターンが [101011] bとなった状態で(第1のアクセス条件、第1のデータの書込み動作に相当)、CPU2からライト信号IWREが入力し且つクロック信号CK1が入力したタイミングでハイレベルのカウントイネーブル信号(以下、CE信号と称する)と称する。

【0026】また、CE発生回路9は、アドレスバス7のビットパターンが [041C] hで且つデータバス8のDB5~DB0のビットパターンが [101010] bとなった状態で(第2のアクセス条件、第2のデータの書込み動作に相当)、CPU2からライト信号IWREが入力し且つクロック信号CK1が入力したタイミングでCE信号の出力を停止する。

【0027】CE発生回路9からのCE信号はバッファ回路18に与えられる。このバッファ回路18の出力端子は所定のデータバスと接続されており、データバス8を通じてCPU2がバッファ回路18の出力レベルを読取れるようになっている。

ド回路13の出力端子が接続されている。このアンド回 【0028】ダウンカウンタ10において、選択器19 路13の入力端子にはアドレスバスデコーダ14(以 は制御回路11により決定された側のデータを入力して 下、Aバスデコーダと称する)、データバスキーパター ラッチ部20によりラッチすることによりダウンカウン ンデコーダ15(以下、Dバスキーパターンデコーダと 50 夕10の値を更新するようになっている。つまり、選択 器19は、選択端子Sがローレベルの状態においては入力端子INOからの入力データを選択して出力すると共に、選択端子Sがハイレベルの状態においては入力端子IN1の入力データを選択して出力するようになっている。この場合、選択器19の入力端子IN1はデータバス8と接続されており、選択端子SがハイレベルとなったタイミングでCPU2からのカウント初期値をデータバス8を通じてダウンカウンタ10に取込むようになっている。

【0029】ラッチ部20は、CPU駆動用のクロック CK1の入力タイミングで選択器19からの出力データ をラッチして記憶すると共にその記憶データを出力す る。この場合、ラッチ部20は記憶したデータが0となったときはCPU2へボロー信号(異常信号に相当)を 出力するようになっている。

【0030】デクリメント部21は、ラッチ部20からの出力データを入力し、その入力データから1を減算した値を出力する。ラッチ部22は、C端子にハイレベルが入力したタイミングでデクリメント部21からの出力データを記憶すると共にその記憶データを出力する。このラッチ部22の出力端子は選択器19の入力端子IN0と接続されている。

【0031】以上の構成により、ダウンカウンタ10は、所定タイミングでCPU2によりカウント初期値が設定されると共に、所定周期毎にカウント値が1ずつ減数される。

【0032】バッファ回路23は、ダウンカウンタ10のカウント値をCPU2がリードするための回路であり、制御回路11からWDTリード信号を入力したタイミングでダウンカウンタ10からのカウント値をデータバス8を通じてCPU2へ出力する。

【0033】一方、アンド回路24は、ダウンカウンタ10がデクリメント動作を実行するためのパルス信号を発生すると共に、CE発生回路9から出力されるCE信号に応じてダウンカウンタ10に対するパルス信号の出力を禁止する機能を有する。つまり、アンド回路24の入力端子はCE発生回路9からのCE信号をインバータ25を介して入力するように接続されていると共に、CPU駆動用のクロック信号CK2及び制御回路11からのタイマクロック信号を入力するように接続されている。

【0034】従って、アンド回路24は、CE発生回路9からハイレベルのCE信号の非出力状態でクロック信号CK2が入力し且つ制御回路11からタイマクロック信号が入力したタイミングでアンド条件が成立してハイレベル信号をダウンカウンタ10へ出力する。

【0035】制御回路11は、ウォッチドッグタイマ6 全体の動作を制御するためのものである。つまり、制御 回路11は、CPU2により所定のアドレスにアクセス された状態でリード信号が与えられたタイミングでカウ 50 ント値ライト信号をダウンカウンタ10へ出力する。また、制御回路11は、例えば1μs毎にタイマクロック信号をアンド回路24へ出力する機能を有する。

【0036】また、制御回路11は、自己に設定された 所定のアドレスがアクセスされた状態でCPU2からリード信号が与えられたタイミングでCEリード信号を出力する。この場合、CEリード信号はバッファ回路18 の制御端子に与えられるもので、その制御端子のレベルがハイレベルとなった状態でCE発生回路9からのCE 信号の出力状態がバッファ回路18からデータバス8を 通じてCPU2へ出力される。

【0037】また、制御回路11は、自己に設定された所定のアドレス(CEリード信号出力用のアドレスとは異なる)がアクセスされた状態でCPU2からリード信号が与えられたタイミングでWDTリード信号を出力する。この場合、WDTリード信号はバッファ回路23の制御端子に与えられるもので、その制御端子のレベルがハイレベルとなった状態でダウンカウンタ10のカウント値がバッファ回路23からデータバス8を通じてCPU2へ出力される。

【0038】さらに、制御回路11は、CPU2によりウォッチドッグタイマ10に対するカウント初期値ライトタイミングとダウンカウンタ10に対するタイマクロック信号の出力タイミングとが重なった場合のタイミング調整するためのシーケンサ機能を有する。

【0039】以上のように構成されたウォッチドッグタイマ6はCPU2の暴走を検出するためのものであり、CPU2が正常に動作している状態では、ウォッチドッグタイマ値が0となる前に当該ウォッチドッグタイマ値がCPU2により更新されるようになっている。

【0040】具体的には、更新値(カウント初期値)を例えば [C000] hとした場合、CPU2が暴走したときは、ウォッチドッグタイマ値が [0000] hになる前に更新されないことなるので、ウォッチドッグタイマ値が0になり、ウォッチドッグタイマ6のダウンカウンタ10からボロー信号が発生してCPU2に対して暴走を知らせるために割込みをかけたり、強制的にリセットするようになる。

【0041】尚、上述のようにウォッチドッグタイマ5 40 に設定された各アドレスはメモリ空間に配列されるもの であるが、ROM3或いはRAM3のアドレスとは一致 しないように設定されている。

【0042】次に上記構成の作用について説明する。ワンチップマイクロコンピュータ1を用いてプログラム開発する場合、デバッグのためのエミュレーションプログラムにより動作を検査する必要がある。この場合、エミュレーションプログラムの実行方法には、ROM3内に予め格納したのを使用したり、外部とのパソコン等とシリアル通信などを介してRAM上にエミュレーションプログラムを転送して実行させたり、ICEを用いたりす

る方法がある。

【0043】さて、CPU2は、エミュレーションプロ グラムの実行にしたがって、まず、ウォッチドッグタイ マ6に対して[C000] hを書込む。すると、制御回 路11の制御により、ダウンカウンタ10のラッチ部2 0には [C000] hが書込まれる。ここで、制御回路 11は、タイマクロック信号を1μs毎に出力するの で、ダウンカウンタ10は1µs毎に [C000] hか ら1ずつ減算する。

【0044】一方、CPU2は、ウォッチドッグタイマ 10 6に対して所定周期毎に [C000] hを再書込みする ので、ウォッチドッグタイマ6には所定周期毎にカウン ト初期値が書込まれる。この結果、ウォッチドッグタイ マ6のカウント値が0となることはないので、ウォッチ ドッグタイマ6からボロー信号がCPU2に対して出力 されてしまうことはなく、CPU2はエミュレーション プログラムの動作を継続する。

【0045】さて、CPU2は、エミュレーションプロ グラムの実行にしたがってウォッチドッグタイマ6の機 能を検査するために当該ウォッチドッグタイマ6を停止 20 できる。 するときは、アドレス [041C] hに [002B] h を書込む動作を実行する(図3参照)。

【0046】この結果、アドレスバス7のビットパター ンが [041C] hとなると共に、データバス8におい TDB5~DB0が [10101] bとなるので、Aバ スデコーダ14及びDバスキーパターンデコーダ15か らハイレベル信号が出力される。

【0047】そして、この状態でCPU2からライト信 号 I WR Eが出力され且つクロック信号 C K 1 が出力さ れたタイミングで、アンド回路13からハイレベル信号 30 参照)。 が出力されるので、ラッチ回路12は、そのタイミング でデータバスにおけるDB0のビットパターン「1〕を 出力端子Qから出力する。

【0048】以上の動作により、CE発生回路9からハ イレベルのCE信号が出力されるので、アンド回路24 の入力端子の1つのレベルがローレベルとなり、アンド 回路24からローレベル信号が出力されるようになる。 従って、ダウンカウンタ10のカウント動作が停止して 当該ダウンカウンタ10のカウント値が変化しなくなる (図3及び図4参照)。

【0049】上述のようにしてウォッチドッグタイマ6 を停止させたCPU2は、エミュレーションプログラム の実行にしたがってウォッチドッグタイマ6の動作状態 を読取る。

【0050】即ち、CPU2は、CE発生回路9からの 出力状態を読取るために制御回路11に設定されたCE 発生回路9に対応したアドレスを出力する。すると、制 御回路11は、自己に設定されたアドレスのうちCE発 生回路9に対応したアドレスが選択された状態で、CP U2からライト信号IWREを入力したときは、CEリ 50 終了後、CE発生回路9の出力をハイレベルにすること

ード信号をCE発生回路9に接続されたバッファ回路1 8に出力する。

【0051】これにより、バッファ回路18が有効とな って、バッファ回路18からCE発生回路9からのCE 信号の出力状態がデータバス8へ出力されるので、CP U2は、CE発生回路9のCE信号の出力状態を読取る ことができる。

【0052】続いて、CPU2は、ウオッチドッグタイ マ6のカウント値を読取るために制御回路11に設定さ れたダウンカウンタ10に対応するアドレスを出力す る。すると、制御回路11は、自己に設定されたアドレ スのうちダウンカウンタ10に対応したアドレスが選択 された状態で、CPU2からライト信号IWREを入力 したときは、WDTリード信号をダウンカウンタ10に 接続されたバッファ回路23に出力する。

【0053】これにより、バッファ回路23が有効とな って、バッファ回路23からダウンカウンタ10のカウ ント値がデータバス8へ出力されるので、CPU2は、 ダウンカウンタ10の現在のカウント値を読取ることが

【0054】従って、CPU2が読取ったウォッチドッ グタイマ6の動作状態に基づいて、エミュレーションプ ログラムに設定された所定のタイミングでもってマイク ロコンピュータ1による動作状態を確認することができ る。

【0055】上述のようにしてウォッチドッグタイマ6 の動作状態を読取ったCPU2は、ウォッチドッグタイ マ6を再動作させる。つまり、アドレス [041C] h に対して [002A] hを書込む動作を実行する (図3

【0056】これにより、CE発生回路9が選択され て、ラッチ回路12にはデータバス8のDB0のレベル である[0]が書込まれるので、CE発生回路9からの CE信号の出力が停止する。この結果、ダウンカウンタ 10が有効となり、カウント動作を再開するようになる (図3及び図4参照)。

【0057】上記構成のものによれば、CPU2による エミュレーションプログラムの実行によりウォッチドッ グタイマ6のCE発生回路9に対してアクセスすること 40 によりダウンカウンタ10をソフト的に停止させたり再 動作させるように構成したので、ウォッチドッグタイマ を停止させるための専用端子を有し、その専用端子に信 号を与えることによりウォッチドッグタイマを停止させ る従来構成のものと違って、面倒な接続を行うことなく ウォッチドッグタイマ6を所定タイミングで簡単に停止 させることができ、プログラム開発のデバッグが容易に なる。さらに、プログラムの実行途中に割り込んでエミ ュレーションを実行させる場合にも、その間のみCE発 生回路9の出力をローレベルとして、エミュレーション

で、通常動作に復帰できるため、非常に使い易いものと なる。

9

【0058】また、ウォッチドッグタイマ6を停止させた状態で、CPU2によりウォッチドッグタイマ6のCE発生回路9の動作状態及びダウンカウンタ10のカウント値を読取るようにしたので、デバッグを一層容易に行うことができる。

【0059】さらに、ウォッチドッグタイマ6を停止するためのアドレス及び当該ウォッチドッグタイマ6の動作状態を読取るためのアドレスをメモリ空間に配列しな10がら、ROM3及びRAM4のアドレスと一致しないようにしたので、CPU2が実際のプログラムを実行した際に、ウォッチドッグタイマ6が不用意にアクセスされることがなく、ウォッチドッグタイマ6のカウント動作に支障を生じることはない。

【0060】本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。 ダウンカウンタ10の代わりに、アップカウンタを設け、アップカウンタのカウンタ値が限度値なったときにキャリー信号をCPU2に対する異常信号として出力するように 20してもよい。

【0061】Dバスキーパターンデコーダとしては、

[10101] bというビットパターンに限定されるものではないと共に、5ビットのキーパターンに限定されるものではない。さらに、CE発生回路9用のAバスデコーダ14とは別にDパスキーパターンデコーダ15専用のアドレスを設定し、Dパスキーパターンデコーダ15が有効になった状態でのみCE発生回路9の動作を有\*

\* 効化することにより、誤動作を一層防止することができ ・る。

【0062】また、ウォッチドッグタイマ6のアドレスをメモリ空間に配列したが、I/Oアドレス空間に配列するようにしてもよい。この場合、ウォッチドッグタイマ6にアクセスするには、CPU2によるI/O命令の実行による。

【0063】また、ウォッチドッグタイマ6を停止させた状態でその動作状態を読取る手段としては、ウォッチドッグタイマ6をCPU2から切離し、データバス8を通じてウォッチドッグタイマ6にアクセスするようにしてもよい。

#### 【図面の簡単な説明】

【図1】本発明の一実施例におけるワンチップマイクロコンピュータの全体構成を示す概略図


【図2】Dパスキーパターンデコーダの具体的構成を示す図

【図3】ウォッチドッグタイマの動作を示す各種信号の 波形図


【図4】ウォッチドッグタイマのタイマカウント値の変化を示す図

### 【符号の説明】

1はワンチップマイクロコンピュータ、2はCPU、6はウォッチドッグタイマ、9はカウントイネーブル発生回路(停止指令出力手段)、10はダウンカウンタ(カウント手段)、18はバッファ回路(出力状態出力手段)、23はバッファ回路(カウント値出力手段)である。



【図3】



10:カウント手段 18:出力状態出力手段 23:カウント値出力手段

【図4】

